寒生同学

@eeput

做一个简单的人~

Verilog
VHDL
All Personal Contributions
Forks Pause/Closed

    寒生同学/VSCode_Verilog

    TestBench 代码生成调试插件。

    寒生同学/FPGA_Project

    FPGA 工程开发实践项目。

Search